擴頻系統中卷積編碼的Verilog設計與仿真

擴頻系統中卷積編碼的Verilog設計與仿真

全部作者： 王瑩 第1作者單位： 北京郵電大學 電信工程學院 數字通信與寬帶信息網絡實驗室 論文摘要： 為了改善數字通信系統的傳輸質量，提高數字通信系統傳輸的可靠性引入了信道編碼，由于卷積編碼的優良性能使其在通信系統中得到廣泛地應用。通過硬件描述語言Verilog HDL可以在QuartusII上建立卷積編碼的仿真模型。 關鍵詞： 卷積編碼，仿真，Verilog HDL，QuartusII (瀏覽全文) 發表日期： 2008年03月17日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【擴頻系統中卷積編碼的Verilog設計與仿真】相關文章：

探討基于混沌序列擴頻通信系統的仿真研究03-04

基于Verilog HDL設計的自動數據采集系統03-21

TMS320C54x在擴頻通信系統中的應用11-22

對潛艇通信系統中的MSK信號干擾仿真研究03-07

異構雙腿機器人仿真系統設計與實現03-07

下一代網絡中的PSTN/ISDN仿真系統03-18

CPLD在DSP系統中的應用設計03-18

基于DIRECTSHOW技術的MPEG4編碼IP視頻監控系統的設計03-07

探析仿真模擬系統在口腔醫學實驗教學中的應用03-21